在《深入了解内存（四）》一文中，我们对于sdram的读取过程中的基本概念做了比较详细的了解。在这个系列的文章中，我们继续对于sdram的读取过程进行更加详细的讨论。 bank/行的激活过程在进行任何的read或者write命令的之前，sdram首先要选择进行操作的bank，并且还要打开这个bank中的相应的行。完成这个任务要通过active命令来实现，（具体的说，active命令主要在subsequent访问模式用于打开/激活所选bank中的行。其中ba引脚输入的信号决定bank的选择，而a0－a10地址引脚决定行地址。被打开的行保持打开/激活状态直到下一次所在bank执行precharge命令－－一般的一个precharge命令用于在同一个bank中打开不同的行之前）如下图所示显示的cs（芯片选择）信号是低电平处于有效状态；ras信号是低电平处于有效状态；cas信号是高电平，表示还没有进行列选择；we信号是高电平，表现芯片不会进行写操作：
图1 当active命令执行完毕之后，需要进行操作的bank中的行就会被打开，这个时候就可以进一步执行read或者write命令，当然进行这个命令要受限于trcd（time－ras to cas delay）规格。trcd(min)就是从开始执行active命令到执行read或者write命令的时间差。比如说，trcd如果为20ns，当时钟频率为125mhz（也就是每周期8ns）时，trcd所占据的时钟周期为2.5-3个时钟周期。请看图2，一般的情况下2 <trcd (min)/tck ≤ 3。当sdram需要在同一个bank中打开另外一行时，prechargerd命令会先把已经打开的行关闭，然后由一个active来打开新的行。同一个bank中，在两个相邻的active命令之间的时间间隔叫做trc。在不同的bank之间，执行两个active命令之间的时间间隔叫做trrd。
(点击查看原图)
图2 sdram读取状态进阶分析 当行地址选定并且相应的行被打开之后，read命令将要开始执行，如图3所示。ba引脚依然决定对于哪个bank进行操作，a10引脚的信号决定了是否进行auto prechage－－一般的读取操作中auto prechage处于低电平也就是无效状态，如果它处于高电平就说明在读取突发进行完毕之后所读取的行会进入预充电状态，该行也会从打开状态变为关闭状态。a0－a7传输列地址数据。cs依然处于低电平状态，保证对于需要操作芯片的选择。ras此时处于高电平，因为该行已经打开直到执行prechage命令才会关闭，所以ras此时处于无效状态。因为这个时候是对于列的选择，所以ras处于低电平状态，进行列地址的选择。因为是读取操作we当然是高电平，处于无效的状态。
图3 在读取突发过程中，当read命令开始执行之后经过cas延迟之后的时间数据就会出现在数据总线上，当然随后相邻的数据都是在紧接着的时钟周期的上升沿依次发出。图4所示的就是在各种cas延迟设定下的从read命令到数据输出的情况：
图4 当完成了读取突发操作之后，如果这个时候没有其它的命令进行初始化，那么dqs将会进入到highz状态。然后内存就会进入全页突发模式，直到被中止－－否则的话，即使是读取到了页尾，它会从该行的列0重新开始读取。任何的read突发能够被持续read命令所中止，并且具有新的突发长度的read命令所产生的数据后可以紧紧跟着前面read突发命令所产生的数据发出。这样就能够保持数据的连贯性。图5可以让你理解这种情况：
图5（顺序读取）从上图可以看到，为了保证数据的连贯性，新的read突发命令会在上一个read突发命令所产生的数据之前的x个周期执行。在这里x等于cas延迟时间减1。图5中可以看到，当cas延迟等于1时，在dout n＋3数据传输的时钟周期的上升沿，新的read命令就开始执行（1－1＝0）；同样在cas延迟时间等于3时，新的read指令在dout n＋1数据传输的时钟周期的上升沿开始执行——提前了3－1＝2个周期。可见一个read命令可以在前一个read读取过程中的任何一个时钟周期开始初始化。
图6(随机读取) 图6所显示的是在cas分别设置尾1、2、3的状态下，进行随机读取的操作的情况。当cas1时情况很好理解，新的read指令总是在前一个read指令所产生的数据传输的时钟周期的上升沿开始初始化；在cas3的情况下，为了保证数据输出的连续性，新的read指令必须提前2个时钟周期初始化，这样我们就看到新的read指令是紧紧接着上一个read指令进行初始化的。
图7（read－write）当然任何read命令所产生的数据将会被持续的write命令所中止，而且在最后的数据之后的可以紧紧跟着一个write命令（因为受到从read到write转变的限制，必须等待数据传输完毕才能进行数据写入）。write突发命令是在read命令数据传输完毕的第一个时钟周期的上升沿开始的。不过，在有的系统中由于sdram dqm会经过一个高低电平的转换，所以被设计成为在最后读取数据和write命令之间有一个时钟周期的延迟。
图8 这个地方之所以引入dqm信号，主要是为了避免i/o连接如图7、8所示的情况出现。dqm信号必须维持两个时钟周期的高电平抑制了read数据的输出才能进行write命令的初始化－－ 一旦write命令被触发，dq将会变为high-z状态－－这个状态同dqm信号的状态并没有关系。只有这样才能进行write操作，但是如果数据输出没有被抑制，那么在第二个wirte会发生非法write操作。比如，如果图8中的t4周期dqm是低电平，那么在t5和t7周期的write操作将会是有效的，但是在t6周期的写入操作将会是非法的。在执行写入操作的过程中，dqm信号必须成为低电平，这样才能保证写入的数据没有被屏蔽。图7和图8的主要区别就是后者在写入数据和前一次的数据输出之间插入了nop指令。
图9（read－预充电）前面我们介绍的数据读取都是在打开同一个行的前提下进行的，现在我们讨论的是进行不同行的数据的读取或者是中止数据的读取。precharge命令一般用于同一个bank间的不同的行之间的数据读取。precharge会在上一次read命令输出数据最后一个时钟周期的前（x－1）个时钟周期执行，在图9中显示的是当cas在各种可能状态下的的情况。当cas等于1的时候，precharge会提前（1－1）个时钟周期执行预充电操作，从这个precharge命令到下一个active命令之间的时间价格叫做trp。需要注意的是部分预充电时间同上一次的数据传输时间是有重叠的。随着cas延迟时间的延长，预充电时间同上次读取操作数据输出的重叠时间就越多。因为precharge指令要求命令总线和地址总线都必须在指定的时间段内空闲，这是应该是它的缺点；而precharge命令的优点就是它可以被用来中止可变长度或者全页突发read指令。
图10（read－状态中止）全页read突发和可变长度read突发都可以用burst terminate指令来中止。burst terminate指令一般在最后一个所需要的数据传输前的x时钟周期有效，这里的x依然代表是cas延迟周期减一。在图10中很清楚的显示出来了burst terminate的供桌状态，因为前面我已经同大家一起分析了其它情况的工作状态，所以这里我就详细的分析了，留给大家自己思考一下。今天我们用本章节的篇幅介绍了sdram读取数据的各种情况，看上去有些复杂，但是非常的有规律，应该不难理解。在随后的文章的中我们会继续对于sdram的其它方面的情况进行介绍。
Java Asp PHP .Net XML C/C++ CGI VB Jsp J2ee J2se J2me EJB Servlet Tomcat Resin Struts Weblogic Eclipse ANT GUI JMS Web servise IDEA Webphere Hibernate Spring Jboss Applet Swing Socket Javamail Perl Ajax P2P 安全 模式 框架 测试 开源 游戏
Windows XP Windows 2000 Windows 2003 Windows Me Windows 9.x Linux UNIX 注册表 操作系统 服务器 应用服务器
